



Search

 TEC 498 - UNIVERSIDADE ESTADUAL DE FEIRA DE SANTANA

Apresentação PBL

U
L
A



PROFESSOR: Anfranserai Morais Dias

DISCENTES: PEDRO HAYWANON E PEDRO KRUSCHEWSKY



Search

1

SUMÁRIO

1. ULA;

2. OPERAÇÕES ARITMÉTICAS;

3. OPERAÇÕES LÓGICAS;

4. TESTES;



2


EXPLICAÇÃO ULA

- Soma, subtração, multiplicação, divisão e 3 operações lógicas
- Recebe 2 operandos de 4 bits cada
- Todos os módulos foram instanciados no módulo principal
- Expõe o resultado num display de 7 segmentos e nos leds da placa DE10-Lite
- Flags
- Seleção da operação por um multiplexador



Search

DIAGRAMA





3

EXPLICAÇÃO SOMADOR

- 9 entradas (A0 - A3, B0 - B3, Carry-in);
- 5 Saídas (S0 - S3, Carry-Out);
- 4 somadores de 1 bit instanciados;
- Soma em cascata;
- O Carry-out de um Somador se liga ao Carry-in do próximo somador;



EXPLICAÇÃO SUBTRATOR

- 9 entradas (A0 - A3, B0 - B3, Borrow-in);
- 5 Saídas (Dif0 - Dif3, Borrow-in);
- Subtração em cascata;
- O Borrow-Out de um Subtrator se liga ao Borrow-in do próximo;



5

EXPLICAÇÃO MULTIPLICADOR

- 8 entradas (A0 - A3, B0 - B3);
- 8 Saídas (P0 - P7);
- Utiliza somadores completos;
- Soma de produtos parciais;



EXPLICAÇÃO DIVISOR

- 8 entradas (A0 - A3, B0 - B3);
- 8 Saídas (Q0 - Q3, RES0 - RES3);
- Os restos não foram utilizados no módulo principal da ULA;
- Resto da parcela atual + bit do dividendo = novo dividendo;
- MUX de 8 entradas (+ entrada seletor) e 4 saídas;



EXPLICAÇÃO PORTA AND

- 8 entradas (A0 - A3, B0 - B3);
- 4 Saídas (S0 - S3);
- Resulta em nível lógico alto se todos os bits estiverem em nível lógico alto;



EXPLICAÇÃO PORTA OR

- 8 entradas (A0 - A3, B0 - B3);
- 4 Saídas (S0 - S3);
- Resulta em nível lógico alto se pelo menos um dos bits estiverem em nível lógico alto;



EXPLICAÇÃO PORTA XOR

- 8 entradas (A0 - A3, B0 - B3);
- 4 Saídas (S0 - S3);
- Resulta em nível lógico alto se a quantidade de bits de entrada em nível lógico alto for ímpar;



EXPLICAÇÃO MULTIPLEXADOR


- 37 ENTRADAS (SAÍDAS DE CADA MÓDULO + 3 CHAVES SELETORAS);
- 8 SAÍDAS;
- 7 ANDS;
- 1 OR;
- E0 é o bit menos significativo do Seletor;
- E2 é o bit mais significativo do Seletor;




Search

EXPLICAÇÃO DISPLAY

Display de 7 segmentos



PINAGEM NA PLACA





12

0 MÓDULO SOMADOR

0 Testes:

$$0001 + 0001 = 0010$$

$$0000 + 0000 = 0000$$

$$1111 + 1111 = 11110$$

CARRY-OUT))

$$0111 + 0011 + \text{Carry-in} = 1011$$

$$(1 + 1 = 2)$$

$$(0 + 0 = 0 \text{ (ZERO)})$$

$$(15 + 15 = 30 \text{ (OVERFLOW e$$

$$(7 + 3 + 1 = 11)$$

0



1

MÓDULO SUBTRATOR

0

Testes:

$$\begin{aligned} 0001 - 0001 &= 0000 \\ 0000 - 0001 &= 1111 \\ \text{BORROW-OUT}) \end{aligned}$$

$$\begin{aligned} 1111 - 0010 - \text{Borrow-in } (1) &= 1100 \\ 1110 - 0110 - \text{Borrow-in } (1) &= 0111 \end{aligned}$$

$$\begin{aligned} (1 - 1 &= 0 \text{ (ZERO)}) \\ (0 - 1 &= 31 \text{ (OVERFLOW e} \end{aligned}$$

$$\begin{aligned} (15 - 2 - 1 &= 12) \\ (14 - 6 - 1 &= 7) \end{aligned}$$



Search

14

0

MÓDULO MULTIPLICADOR

Testes:

1

0

0000	x	0000	=	0000	{ 0 x 0 = 0 (ZERO) }
0011	x	1100	=	100100	{ 3 x 12 = 36 (OVERFLOW) }
0010	x	0110	=	1100	{ 2 x 6 = 12 }
1010	x	1010	=	1100100	{ 10 x 10 = 100 (OVERFLOW) }
1100	x	1000	=	1100000	{ 12 x 8 = 96 (OVERFLOW) }
1101	x	1101	=	10101001	{ 13 x 13 = 169 (OVERFLOW) }



Search

15

1

MÓDULO DIVISOR

1

Testes:

0

$1100 / 0011 = 0100$ (12 / 3 = 4)
 $1110 / 0110 = 0010$ (14 / 6 = 2)
 $1100 / 0000 = 1111$ (12 / 0 = 15 (ERRO))
 $0000 / 0000 = 1111$ (0 / 0 = 15 (ERRO))
 $0000 / 1010 = 0000$ (0 / 10 = 0 (ZERO))



Search

16

0

MÓDULO PORTA AND

0

Testes:

0001 and 0001 = 0001 {1}
1111 and 1001 = 1001 {9}
0100 and 0100 = 0100 {4}

1



Search

17

1

MÓDULO PORTA OR

0

Testes:

0001 or 0001 = 0001 (1)
1101 or 1001 = 1101 (13)
0100 or 0101 = 0101 (5)

1



18

0

MÓDULO PORTA XOR

1

Testes:

0101 xor 1010 = 1111 (15)
1001 xor 1001 = 0000 (0 (ZERO))
0100 xor 0101 = 0001 (1)

1



Search

OBRIGADO